La Placa Base - Mainboard - Motherboard - Placa principal - Placa madre - 2 de 3

2.2.3. Arquitectura Vesa Local Bus

Esta fue la arquitectura mas popular desde que el diseño del Bus Local fue lanzado. Al igual que Compaq lo hizo con EISA, la empresa NEC fundó una organización sin fines de lucro cuyo objetivo fue desarrollar esta nueva arquitectura, un comité al que se denominó VESA - Asociación para Estándares de Electrónica y Video. Si hay algo se debe de reconocer, es que NEC se llevó la mayor parte del trabajo en este desarrollo. Por estas circunstancias, el nombre original de la arquitectura es VESA Local Bus, aunque muchas personas prefieren simplificar y denominarla VL-Bus. 

VESA tuvo un tiempo de esplendor demasiado corto, tan solo un par de años: de 1992 a 1994, y su fuerte fue las tarjetas de video, habiendo sido la primera arquitectura en eliminar los famosos cuellos de botella originados por sistemas operativos con plataformas gráficas muy complejas, como sucede con Windows y OS/2, principalmente. 

VL-Bus ofrece acceso directo al sistema de memoria de la computadora a una velocidad prácticamente similar a la del procesador, lo que ciertamente sorprendió a todos. Además de esto, una capacidad de transferencia en paralelo de 32 bits, con tecnología de Bus Mastering, y con unas salida de 128MB a 132 MB por segundo, puso a VESA por encima de EISA. Tarjetas controladoras o multifunción también se fabricaron con esta tecnología, y tenían una capacidad de 5MB a 8MB por segundo. Sin embargo, VL-Bus tuvo algunos defectos que propiciaron su pronta retirada: 

• Primero:

Dependencia Del CPU 486. Este bus local estaba terriblemente ligado (construido a medida) a la arquitectura del bus del procesador 486. Este bus es ligeramente diferente del bus que emplean los procesadores Pentium. Un bus local tipo VESA que funcione y de abasto a toda la potencia de un procesador Pentium nunca fue fabricado, y aquellas tarjetas madres provistas de un procesador Pentium que traen incorporadas ranuras VL-Bus, tienen un rendimiento deficiente. Por esta razón es que la arquitectura VESA Local Bus ha sido y será por siempre exclusiva para el procesador 486. Justamente este procesador tuvo su apogeo durante los dos mismos años que VESA. 

• Segundo:

Limitaciones de velocidad, la especificación VL-Bus es capaz de soportar velocidades superiores a los 66MHz en el mismo bus, aunque lamentablemente características eléctricas que no fueron adecuadamente analizadas cuando se desarrollaba este bus, hacen que la tarjeta de esta arquitectura se limite a un rango de 40 a 50MHz, esto teóricamente, ya que en la práctica un adaptador VL-Bus que corra a más de 33 MHz tendrá serios problemas: bloqueos, fallas, etc. Los sistemas que posean ranuras de este tipo y a su vez procesadores rápidos como el Pentium, deberán emplear buffers (memorias de contención de velocidad) y mecanismos de desaceleración del reloj del CPU para poder trabajar, de no hacerlo, un desbordamiento de información sería inminente. 

• Tercero:

Limitaciones Eléctricas. El bus de procesador tiene reglas de operación de tiempos y cargas de información muy estrictas. Estas reglas han sido diseñadas para cargas limitadas de información sobre el bus a ser movidas por los diferentes dispositivos, particularmente los originales: caché externo o caché de nivel 2 y los chips que controlan el bus. A medida que se incremente un nuevo circuito como un bus local de expansión, la carga eléctrica sobre el mismo se incrementa. Si el bus local no está implementado adecuadamente para poder dar soporte a esta carga eléctrica adicional, pueden suscitarse algunos problemas serios como la pérdida de información y problemas de sincronización entre dispositivos, particularmente entre el CPU y las tarjetas VL-Bus. Este fue uno de los más serios errores dentro de esta arquitectura, lo que derivó en la aparición del anterior problema. No se podía recargar demasiado el bus con información, ya que a nivel de hardware, la información se convierte en impulsos eléctricos que podían saturar el bus y producir un bloqueo del sistema. La velocidad límite de las tarjetas VESA era de 33MHz aunque técnicamente el bus soporte y trabaje a mayor velocidad (claro, con menos dispositivos).

• Cuarto:

Limitaciones de la cantidad de tarjetas. Dependiendo de la carga eléctrica del sistema, el número de tarjetas VL-Bus conectadas al sistema tendría que ser de todas formas muy reducido. La especificación VL-Bus indicaba que hasta tres ranuras con sus respectivas tarjetas podrían trabajar simultáneamente, claro, a una velocidad terriblemente baja (prácticamente VL-Bus que trabajan como ISA). En realidad solo una tarjeta podría trabajar a una velocidad de 50MHz teóricamente y 33MHz prácticamente, y cualquier tarjeta adicional ocasionaría que la velocidad baje a la mitad, caso contrario se podría originar una sobrecarga eléctrica en el sistema y bloquearlo, como se explicó en el punto anterior. Por esta razón son muy raras las tarjetas madres que tienen las tres ranuras VL-Bus lo corriente fue ver tan solo 2 ó 1 de estas ranuras, exclusivamente destinada a la tarjeta de video.

Desafortunadamente, el bus del procesador 486 no fue diseñado para poder soportar múltiples dispositivos a la vez. Por otra parte, el bus corre exactamente a la velocidad del procesador, y procesadores 486 existen varios modelos, cada uno con una velocidad distinta, de tal forma que conseguir una compatibilidad plena con las tarjetas conectadas al bus local realmente es algo difícil de alcanzar. 

Un aspecto más a tocar es el relativo a las características físicas de la ranura VL-Bus. Bajo la premisa de tratar de hacer las cosas rápidas y fáciles, es que tampoco el diseño de la ranura es el más adecuado, ya que la misma es nada más que una extensión de las ranuras ISA de 16 bits, a la que se ha agregado un grupo de conectores ubicados todos en una pequeña ranura. Por cierto que esto significa una ranura y tarjeta terriblemente largas. 

En resumen, la arquitectura de bus local VESA Local Bus trabaja a una velocidad de entre 40 a 60MHz en el mejor de los casos, por supuesto y por soportar Bus Mastering, tiene un desempeño mejor que las ranuras ISA. 

2.2.4. Arquitectura de bus PCI

A inicios de 1992 surgía un nuevo grupo industrial formado con los mismos objetivos que VESA, realizar la ingeniería de un bus nuevo local, capaz de superar los defectos de VL-Bus, y brindar mayores ventajas. Así, se formó un el denominado Grupo Especial de Interés PCI.

PCI (Interconexión para Componente Periférico), es una especificación de bus lanzada en Junio de 1992, sobre un nuevo diseño del bus tradicional, en el cual se inserta prácticamente un nuevo bus entre el bus del procesador y el bus de expansión (también denominado bus de entrada / salida), unido a estos dos últimos por medio de puentes. En vez de conectar el bus de expansión para dispositivos de alta velocidad directamente al procesador, que tiene reglas de operación y tiempo bastante delicadas (especialmente en lo que se refiere a cargas eléctricas), y para no cometer el mismo error de la especificación VL-Bus, un nuevo conjunto de chips fueron desarrollados, capaces de hacer de puente entre ambos buses (puente electrónico), ajustando las cartas eléctricas de tal forma que ningún bus se sobrecargue. 

El bus PCI se halla conectado al bus del procesador mediante un conjunto de chips que hacen de puente, y por otra parte posee una interfaz que también hace de puente y permite accesos al bus de expansión donde aún pueden situarse tarjetas ISA, EISA, etc. Particularmente las primeras son las que aún permanecen en la mayoría de los sistemas personales. Ambos puentes electrónicos tienen la función de convertir las señales nativas del bus PCI a señales propias del bus del procesador o bien del bus de expansión. El resto de los dispositivos nuevos PCI se conectan directamente a este bus aprovechando su máxima capacidad de transferencia de información. Un sistema típico PCI es capaz de ofrecer 4 ranuras PCI para cualquier tipo de tarjeta y un dispositivo incorporado (es decir construido con la misma tarjeta madre). Por cierto que esta es la configuración más común hoy en día, donde la tarjeta madre posee 4 de estas ranuras y las funciones de la tarjeta controladora se hallan integradas en la misma tarjeta principal. 

El bus PCI es ideal para sistemas Pentium, no para computadoras 486 o anteriores, ya que la capacidad de transferencia de este bus requiere de un procesador potente. La velocidad general permanente del bus de es 33MHz, lo que con un CPU de 32 bits resulta en una capacidad de transferencia de 132MB/seg. En sistemas de 64 bits, el ancho de banda del bus es sencillamente el doble, lo que significa una velocidad de transferencia superior a los 264MB/seg.

La ranura de expansión PCI puede ser fácilmente identificada dentro de la tarjeta principal, ya que no tiene la misma forma que las anteriores, es decir, no es compatible con ISA, EISA, etc. Es una ranura bastante pequeña. 

Existen dos tipos principales de ranuras PCI: 32 bits (las más comunes) y 64 bits (tarjetas con esta capacidad están empezando a proliferar en el mercado aunque todavía son realmente raras).

El conector o ranura PCI (sucede lo mismo con las tarjetas PCI) de 32 bits está compuesto por contactos divididos en dos secciones por una ranura, y para los 64 bits se agrega una porción más de conectores. 

Finalmente, una de las más importantes característica de PCI es la capacidad incorporada que tienen de la especificación de Intel Plug & Play o Conectar y Usar. Esto significa que las tarjetas PCI no tienen jumpers o switches (interruptores) para ser configuradas siendo configuradas directamente por software. Las tarjetas PCI tienen especificaciones de configuración establecidas en una memoria ROM incluida en la misma tarjeta de donde el sistema obtiene datos de instalación necesarios en la etapa de arranque. Las rutinas del BIOS configuran automáticamente todos los dispositivos PCI, y el sistema operativo es quien finaliza la configuración.

Las tarjetas ISA antiguas son configuradas manualmente, pero en la actualidad, este problema se halla desapareciendo con un nuevo tipo de tarjetas ISA denominadas también ISA Plug & Play. 

2.2.5 Arquitectura de bus AGP(Accelerated Graphics Port o puerto acelerado para gráficos)

Desarrollado por INTEL, funciona a la misma velocidad que la placa base. Este bus fue diseñado especialmente para una tarjeta controladora de video, con la implementación del bus AGP, se libera al bus PCI, microprocesador y memoria  del más complicado trabajo de procesar información gráfica.

La principales características de este bus son:

• Ancho de banda:

1X – 266MB/seg.

2X – 533MB/seg.

4X – 800MB/seg. 

8X – 2 GB/seg.

• Utiliza el Acceso directo a la Memoria (DMA) permitiendo almacenar información gráfica en la DRAM (memoria RAM dinámica). Este acceso se logra bajo el control del AGPset chip.
• Genera señales que permiten enviar peticiones sucesivas al microprocesador sin necesidad de que este haya finalizado un trabajo.
• Puede acceder a la memoria principal paralelamente con el microprocesador.
• Este bus no es compartido con otros dispositivos, por consiguiente el tiempo de espera es nulo.

2.2.6. Arquitectura de bus CNR (Communication and Networking Riser)

CNR "Communication and Networking Riser", se utilizan para conectar dispositivos tales como controladores de red, módems, adaptadores ADSL [1] y subsistemas de audio que son cada día mas habituales en los PCs.

La mencionada especificación proporciona interfaces para soportar audio multicanal; conectividad para redes caseras basadas en líneas telefónicas y del tipo Ethernet 10/100;  módems analógicos de norma V90 y posibilidad de ampliación a nuevas tecnologías.

La medida pretende facilitar a los diseñadores de placas-base la integración de los mencionados dispositivos, y de paso, simplificar su diseño, ya que permite mantener separados los dispositivos proclives a producir interferencias con los que son especialmente sensibles a ellas.

2.2.7. Arquitectura PCI Express (PCIe)

A principios de los 90 Intel desarrolla el estándar PCI logrando incrementar el rendimiento de la arquitectura de bus de la época y soporte multiprocesador. Posteriormente fue adaptado por la industria como un estándar administrado por el PCI SIG (PCI Special Interest Group).

PCI pronto reemplazó los buses anteriores como EISA, VL (VESA) y Micro Channel y fue la tecnología de interconexión local durante la última década. Con un ancho de banda de 32/64-bits y una frecuencia de bus de 33/64 MHz. Hoy en día se puede lograr una tasa de transferencia de 133 MB/s a 512 MB/s.

Con el aumento de necesidad de ancho de banda  de los dispositivos de E/S, la limitación del PCI era inevitable y se ha llegado a un punto donde el incrementar la performance en una arquitectura de bus paralelo acarreaba demasiadas desventajas (ruido en el bus, costo, delay skew...)

PCI Express (PCIe), desarrollado también por Intel, utiliza una arquitectura de canales serie punto a punto.

En el mundo de PCI Express, el recurso compartido deja de serlo el bus para pasar a serlo el switch. Cada dispositivo en el sistema tiene un acceso directo y exclusivo al switch, la conexión de cada dispositivo con el switch se denomina enlace (link). 

Cada enlace está compuesto de uno o más lanes (canales) donde cada lane es capaz de transferir en ambas direcciones simultáneamente. 

Esta comunicación full duplex es posible debido a que cada lane utiliza un par de señales de recepción y otro par de transmisión (cuatro hilos) ambos de tensión diferencial. 

  

Una de las características de PCIe  es que se pueden integrar múltiples lanes (es decir, ampliar el ancho de banda) para formar un único enlace. 

Las tarjetas y ranuras PCI Express se definen por su número de lanes que forman el enlace, normalmente uno, cuatro, ocho o dieciséis lanes dando lugar a configuraciones llamadas x1, x2, x4, x8, x12, x16. La notación x1, x2, x4  se refiere al número de lanes disponibles o ancho del bus. 

Un simple lane en PCI-Express ofrecerá inicialmente una velocidad de 2,5 G/s en cada dirección. 

Cada enlace puede tener un máximo de 32 lanes obteniendo en este caso un ancho de banda con una tasa de transferencia de 8 GB/s.

Esto representa una considerable mejora de la tasa de transferencia del actual PCI.

En PCIe cada dispositivo está conectado al switch. Este recurso compartido rutea el tráfico del bus y establece conexiones punto a punto entre cualquier par de dispositivos en el sistema. Esta comunicación está dividida en paquetes discretos de datos que el switch rutea. La CPU puede comunicarse con cualquier dispositivo PCIe estableciendo un enlace de comunicación a través del switch. 

A diferencia de las antiguas tecnologías de arquitectura de buses paralelos, PCI Express garantiza a cada dispositivo su propio ancho de banda y al centralizar el ruteo de tráfico y la gestión de recursos en el switch, se pueden priorizar paquetes de manera que las aplicaciones en tiempo real pueden obtener un acceso inmediato al switch.

Otras características de PCI Express:

• Permite conexión en caliente (hot-plug)
• Permite cambio en caliente (hot-swap)
• Gestión integrada de errores.
• Implementa funciones de ahorro de energía.

Aunque no hay compatibilidad hacia atrás respecto al hardware, se mantiene una compatibilidad con PCI en relación al software.

El sistema operativo puede bootear y utilizar los dispositivos PCIe sin realizar modificaciones en los mismos.

Para utilizar las características inherentes al estándar PCI Express, como gestión de errores o funciones de ahorro de energía, el sistema operativo debe ser capaz de hacerlo directamente.  Si esto no es así, se reconocen las interrupciones PCI existentes y los drivers permanecen sin alteraciones. Los primeros 256 bytes de espacio de  configuración son idénticos a los registros PCI actuales, y debido a que el sistema operativo ve al switch PCI express como un bridge PCI virtual incluso viejos sistemas operativos pueden configurar dispositivos PCI express. 

Sin embargo la BIOS si debe contar con soporte para PCI Express, ya que estos dispositivos requieren un espacio de configuración relativamente grande.

La velocidad superior del PCI-Express permitirá reemplazar casi todos los demás buses, AGP y PCI incluidos. La idea de Intel es tener en un futuro un solo controlador PCI-Express comunicándose con todos los dispositivos.

El bus PCI Express está todavía en su infancia (Referencia 2006) y el PCI aún se mantendrá un tiempo, mientras tanto podremos ver al PCI Express coexistir con el PCI.

Espero haber ayudado en algo. Hasta la próxima oportunidad!